(54) MICROPROCESSOR SYSTEM


(11) 63-83644 (A) (11) 63-83644 (A) (43) 14.4.1958 (19) JP (21) Appl. No. 61-228006 (22) 29.9.1986

(71) TOSHIBA CORP (72) TSUTOMU TAKENAKA

(51) Int. Cl. G06F12/00

PURPOSE: To reduce the packaging space of a microprocessor system by adding a hardware to automatically convert a word transfer command into the byte

CONSTITUTION: When a word transfer command is produced from a microprocessor 1. a timing generating circuit 7 checks whether a word transfer command starting at an even address is produced or an object is the ROM 11 of the 8-bit data width. If said ROM 11 is decided, the microprocessor 1 is set under a waiting state with the ON state of a WAIT signal. Then the ROM data is latched by a latch circuit 6 by an LTCNT signal after the access time of the ROM 11. The address of the ROM 11 is replaced (+1) with an A₀ON set at "1" and the waiting state of the processor 1 is released after the access time of the ROM 11. In such a case, the latch data 7-0 of the circuit 6 is outputted and the processor 1 fetches the read data 15-8 and 7-0 equivalent



3; latch circuit. 4.5.9; bidirectional bux driver. 10; 16-bit RAM/10, 11; 8-bit ROM, 12; extension bux

(54) MEMORY CARD

(11) 63-83845 (A) (43) 14.4.1988 (19) JP


(21) Appl. No. 61-228009 (22) 29.9.1986

(71) TOSHIBA CORP (72) HIROYUKI SAKAMOTO

(51) Int. Cl. G06F12/06,G06F12/02,G06K19/00

PURPOSE: To ensure the application of a memory card to both memory bus and input/output bus systems by controlling the output of an address register and an address bus based on a connection interface and validating the direct

CONSTITUTION: A bus switch signal MEM is set at "1" with the interface of a memory bus system together with the outputs of address registers 111 and 112 set under high impedance states. Then the address signal received from a data processor drives directly memory address bus MADo-12 and a decoder 113 to give the direct addressing to a memory chip in a memory card through the data processor. While the signal MEM is set at "0" with the interface of an input/out bus system. Then the bus MAD. 12 and the decoder 113 are driven



at to memory

(54) System for controlling serial transfer

(11) 63-83846 (A)


(11) 63-83846 (A) (43) 14.4.1988 (19) JP (21) Appl. No. 61-230631 (22) 29.9.1986

(71) TOSHIBA CORP (72) TETSUO MAKINO

(51) Int. Cl. G06F13/00,G06F13/38

PURPOSE: To decrease the number of signal lines and to shorten the data transfer time by making the clock output serve as the chip selection of a peripheral IC and at the same time including at least one of the designation of a read/write mode, the designation of an address and the designation of the data bit length

CONSTITUTION: The clocks on signal lines 7-10 are outputted from a CPU I only when data are transferred to an IC and also simultaneously used as a chip selecting function as well. In a write mode viewed from the CPU 1. the write data is outputted to a serial output line 5 synchronously with those clocks. In a read mode the output of an IC is enabled when the clock is set at a low level and outputted to a serial input line 6. The input/output switch is a serial output with the serial input line 6. is carried out by the 1/0 of the 1st bit of the serial output. When the specific parts in the peripheral 16 2-4 are written and read, the address information stored in the relevant IC is written to the IC prior to the data write/read actions. The numbers of address and data bits are decided by the initialization data obtained in an initialization mode, etc.



JP-A-63-83 A44,118.12

⑩日本国特件庁(JP)

(よりを) (まりの) (まりの)

⑫公開特許公報(A)

昭63-83844

@Int_Cl_4

識別記号

厅内整理番号

❷公阴 昭和63年(1988) 4月14日

G 06 F 12/00

303

H-6711-5B

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称

マイクロプロセツサシステム

创特 頤 昭61-228006

砂田 頤 昭61(1986)9月29日

の発

東京都育協市末広町2丁目9番地 株式会社東芝育協工場 勉

の出 株式会社東芝

神奈川県川崎市幸区堀川町72番地

ひ代 理 弁理士 给江 外2名

発明の名称

マイクロアロセッサシステム

特許請求の額頭

ョピットアータパス報を持つマイクロプロセ ,サに、とのマイクロプロセッサとは異なるmピ ットの アータバス報で構成される ROM チップが扱 続されて成り、上記マイクロプロセッサから連続 した複数パイトをアクセスするワード転送命令が 発行されたとき、そのワード転送命令を a/m図の パイト転送命令に実換出力するものであって、そ の実行ナペミナドレスに相当ナる ROM チップのナ ータパス幅がmピット構成が否かチェックする部 1 の回陪手段と、この回路手段によりmピットは 成であることが確認されたとき、上記マイクロブ ロセッサを WAIT 状態に設定し、その ROM チップに 必要なコマンドパルス報を確保した後、 ROM ナッ プ出力をラッチナる第2の回路と、ラッチ袋、ROM アドレスの最下位ピットを更新し許偶アドレスを 切替える邦3の回路手段と、奥新徒のアドレスの

アクセスタイムを確保した後マイクロプロセ の WAIT を解除し实換助作を終了する部4の回路手 段とを具備することを特徴とするマイクロブ ァサシステム。

発明の詳細な説明

[・発明の目的]

(政策上の利用分野)

本苑明は、nピットのアータパス似を持つて イクロプロセッサに、mピットのデータバス幅で 常成される ROM テップが接続されて成るマイクロ プロセッサシステムに関する。

(従来の技術)

近年半端休技術の進歩によりマイクロプロセ ァサ、周辺 LSI が安価に供給されるようになった。 これら LSI (DMA コントローラ他)を適宜組合わ せるだけで比較的高性能なコンピューメシステム を構築出来、容易にシステム設計がなされる様に 配成されている。又、マイクロプロセッサ自身も 8ピット処理のものから16ピット。32ピット 処理のものへとピット假の拡張がなされ、その処

理能力が強化されている。

(発明が解決しようとする問題点)

ところで、従来アータバス傾が16ピットのマイクロプロセッサにかいては ROM 。 RAM 共16ピット似とするのが一般的であった。従って、ROM の容異は近年256kピット、1メガピットと高容量化が進んでいるにもかかわらず ROM テップのアータバス傾は8ピットと変更がない。

高容量化が進み、システムのプログラム容及は
ROM テップ 1 個ですむようになったが、データパス似が 1 6 ピットの場合 ROM テップが 2 個必要となりコストアップ、部品スペース大となってしま
う。

本発明は上述した欠点に鑑みてなされたものであり、ワード転送コマンドを複数回のパイト転送コマンドに自動変換するハードウェアを付加することにより突換スペースの削減をはかり軽小短存化をねらったマイクロプロセッサシステムを提供することを目的とする。

[発明の構成]

第1回は本発明の実施例を示すアロック図である。図にかいて』はマイクロプロセッサ (ACPU) である。本発明実施例ではマイクロプロセッサとして米国 INTEL 社より販売されている16ピットマイクロプロセッサ(8086を使用している。図中、STS、STS。はマイクロプロセッサ1から出力される状態情報(スティタス)、ADR、10~10 はアドレスピット A.o. ~A.o. である。又、ADR/DAR、10~10 はアドレスピット A.o. ~A.o. である。又、ADR/DAR、10~10 はアドレスとアータピット 10 ~ 10 がマルテプレクサされ、ラッテ回路 3、双方向パスドライバ4(代表 給されるととを示している。ADR/DAT、~ 10 で 2 ピット、~ 10 がマルチプレクスされ、更に双方向パスドライバ 5、ラッチ回路 6 へ供給される他は上述と同様である。CLK は CPU クロックである。

よはコマンド変換回路である。コマンド変換回路よはマイクロプロセッサ」から出力されるスティタス(STS。)をコマンドに変換する回路であり、 ここで生成される信号にはメモリリード・メモリ ライト・IOリード・IOライト・アドレスラッ テイネーブル、割り込み許可信号等が含まれる。 (問題点を解決するための手段と作用)

このことにより、部品点数の削減がはかれ、実 換スペースが少なくて済むため袋餅の軽小短薄化 に質軟出来る。

以下、図面を使用して本発明実施例につき詳細に説明する。

Jはラッチ回路である。ラッチ回路 J はマイクロ プロセッサ 1 から出力されるアドレス信号 ADR 10~10. アドレス/データ信号 ADR/DAT 10~0、アドレスデー タ信号 ADR/DAT,~0をアドレスとしてラッチする 回路でタイミング発生回路 7 及び拡張パス 1 2 に 対じナド-レス信号 ADR 10~0を、オアゲート8 に対 しアドレス信号 ADR 2を供給する。そして 8 ピット ROM 1 1 に対し、アドレス ADR 10~0を供給する。

《は双方向パスドライパである。双方向パスドライパ(はデータパス DAT is ~。の入出力をコントロールするもので、メモリ・1/0・システムパスに接続される。 S はデータパス DAT i ~。の入出力をコントロールする双方向性パスドライパであり、メモリ・1/0システム パスに接続される。 S はラッナ回路である。ラッナ回路ではデータラインDAT i ~。を伝播するデータをラッナする為の回路で、パス変換時に使用される。

7 はダイミング発生回路であり、コマンド実施 回路 2 からの投示を受け各種ダイミング信号を発

生する。図中、 WAITはマイクロプロセッサをウェ イト (WAIT) 状態に設定する信号、 BDCNT L は双方向 パスドライバィ出力の許可/禁止及びデータの入 出力方向を決定する信号、 BDCNT。は双方向パスド ライペ8の出力許可/禁止及びデータの入出力方 向を決定する信号、 LT CNT はラッチ回路 f のデー メラッナタイミング及び出力の許 叮/禁止のコン トロール信号、 BDCNT。 は双方向パスドライパタの 出力の許可/禁止及び入出力方向を決定する信号、 A。ONはオアゲート8の出力を強制的に"1"と ナる信号である。メアゲート 8 の 一方の入力端子 にはラッチ回路まを介して供給されるアドレスピ ット A。が、他方の 入力 畑子に は タイミング 発生回 格からA。ON信号が供給されてかり、ととて論理 条件のとられた結果は ROM 11のアドレスの最下 位ピットに接続される。

タはアータパスライン DAT 15~ € DAT 7 ~ 6 を結 ぶ双方向パスドライパである。1 0 仕 1 6 ピット アータ似のメモリ (RAM) 及び入出力デパイス (MEM/10)、1 1 仕 8 ピットアータ似の ROM、12

まず、第2図から説明を始める。マイクロプロセッサ』が ROM 』』の READコマンドを発行すると、コマンド変換回路』によりコマンドが出力される。 この時 ADR₁₀~。を伝播するアドレスピット A₁₀~。 も出力され、目的のアドレスをアクセスする。

次に第3回を説明する。マイクロプロセッサ1 は最初のサイクルで ROM 1 1 の 奇数アドレスを、 次にアドレスを更新(プラス1)して ROM 1 1 の 偶数アドレスをパイト単位でアクセスする。 第4 図はワード伝送コマンドにて偶数アドレスから始 する ROM 1 1 の 2 パイトアクセス時のパスの変換 を示すものである。本変換は 8 ピット幅しかない ROM 1 1 に対して 1 6 ピット幅のワード転送コマンドが発行された時必要になる。

マイクロプロセッサ」がワード転送コマンドを 発行するとタイミング発生回路 7 で偶数アドレス より始まるワード転送コマンドであるか、又その 対象が 8 ピットアータ幅の ROM 1 1 であるかのテ ェックが行なわれ、そうであれば、まず WAIT 信号 ON ICよりマイクロプロセッサ 1 をウェイト (WAIT) は拡張パスである。

新2図・が3図・が4図は本発明夹的例の動作を示すタイミングチャートである。それぞれパイト 伝送コマンド 到来時の助作タイミング、ワード 伝送コマンドにて 奇数 アドレスから 始まる 2 パイトをアクセス する 場合の動作 タイミング を示す。 尚、第2図~第4図に かいた まった 信号名、 符号は 第1図の それ と 同等である。

以下、本発明実施例の動作につき、第2図以降に示したタイミングテャートを参照しながら説明する。マイクロプロセッサ1のマシンサイクルはTi~Teのクロックで構成される。図中のTWはマイクロプロセッサ1を待扱させる為のウェイト(WAIT)サイクルである。第2図と第3図に示したタイミングテャートはマイクロプロセッサ1が領単的に持っている機能で第4図に本発明により実現される機能が説明されている。

状態に設定する。そして、ROM 1 1 のアクセスタイム経過後 LTCNT 信号により、、ROM データをラップ回路 6 にラッチする。そして A。ON を 1 でとして ROM 1 1 のアドレスを更新 (プラス1) して ROM のアクセスタイム経過後ウェイト (WAIT) 状態を解除する。 この時、ラッチ回路 6 のラッチデータフーDが出力され、マイクロプロセッサ1は TW-2 の終了時、ROM 2 パイト分のリードデータ15~8、7 - 0 を取り込むことにより READ オペレーションを終了する。

尚本預明実施例では16ビットマイクロプロセッサに8ビット似の ROM を接続する場合についてのみ例示し説明してきたが、これに限定されるものではなく32ビットのマイクロプロセッサに8ビット、16ビットのアータ似を持つ ROM を接続するケースにかいても同様の方式にて応用可能である。


[発明の効果]

以上説明の如く本語明によれば、アータバス 観を8 ピットとする事が可能となるため、粉品点 故の削減及び実後スペースの紹小がはかれる。

4. 図面の簡単な説明


1 図は本発明の実施例を示すアロック図、
2 図、 # 3 図、 # 4 図は本発明実施例の助作を
- 示すタイミングチャートであり、それぞれパイト
伝送コマンドの動作タイミング、ワードに
送コマンドにて 質数アドレスから始まる 2 パイド に
とアクセスする場合の動作タイミング、ワード に
さコマンドにて 質数アドレスから始まる 2 パイト 会
でクセスするとき、パイト命令に実換する
動作タイミングを示す。


1 …マイクロプロセッサ、 2 …コマンド変換回路、 3 。 6 … ラッナ回路、 4 。 5 。 9 … 双方向 パスドライバ、 7 … メイミング 発生回路、 8 … オアケート、 1 0 … RAM チップ、 1 1 … ROM チップ。



郑 1 图

出െ人代理人 弁理士 给 江 武 彦





斯 4 図